上述調查是由產業組織eBeam Initiative在今年夏天執行，對象為75位半導體產業菁英；有75%的受訪者表示，他們預期EUV將會在2021年以前被量產工藝應用。也有1%的受訪者認為EUV不會問世，但該數字已經比2016年的6%低了許多；2014年進行的調查更有35%受訪者不看好EUV技術。

產業界資深人士、eBeam Initiative發言人Aki Fujimura表示，他認為EUV毫無疑問將會在接下來幾年開始應用于7納米以下工藝。包括英特爾(Intel)、三星(Samsung)以及臺積電(TSMC)已經對EUV技術開發商ASML投資了數十億美元；ASML并為了EUV開發收購了光源技術供貨商Cymer，以推動目前復雜且昂貴的技術更向前邁進。

Fujimura是一家利用GPU加速光罩缺陷修復的半導體設備業者D2S的執行長，他指出：“在過去幾年，7納米與5納米的問題越來越糟糕，大家終于承認我們必須要讓EUV成真，否則整個產業都會遇到麻煩。”一項針對75位芯片產業具影響力高層的調查顯示，廠商對EUV技術實現量產的態度越來越樂觀（來源：eBeam Initiative）

轉變的過程不會太容易；芯片廠商們預期在7納米工藝節點仍將采用現有的浸潤式微影步進機，之后在某些工藝步驟改用EUV，以降低對多重圖形的需求。Fujimura表示：“EUV是如此新穎的技術，需要在機器設備以及生態系統的龐大投資才能支持，并非一蹴可幾；你必須一步步慢慢來，而不是馬上就要求EUV做到最好。”

根據另一項針對前十大光罩制作廠商的調查顯示，過去12個月來，光罩制造商已經制作了1041個EUV光罩，該數字在上一個年度是382；此外EUV的光罩良率目前為64.3%，而同期間曝光的46萬2792個光罩平均良率則為94.8%。對此Fujimura表示，如果把該數字看做新創公司的獲利率，可能有人會說64.3%是令人驚艷的高水平。對EUV仍抱持懷疑態度的產業界人士已經幾乎不存在（來源：eBeam Initiative）

芯片產業界高層們也對多電子束光罩寫入技術前景樂觀，預期該技術能在2019年底以前獲得量產工藝采用，只比2016年調查時所預測的晚一年；今年的調查也顯示，現有的可變形電子束(variable shaped beam，VSB)光罩寫入技術，會比預期使用更長時間。

這種轉變是由于先進工藝節點的光罩組成本急遽上升，然而調查也顯示，光罩業者指出光罩寫入次數大致看來維持穩定。Fujimura表示，光罩寫入次數在掌控中，部份是因為最新的VSB系統達到了1200 Amps/cm2的性能。

不過數據集以及缺陷增加，在先進工藝節點會延長光罩周轉時間(mask turnaround times)；Fujimura指出：“每一個關鍵層的光罩成本逐漸上升，光罩的數量也變得非常高。”確實，如受訪者所言，7~10納米節點的光罩層數平均為76，有一家廠商甚至表示達到112層；20納米平面工藝的平均光罩層數為50，而130納米節點平均光罩數則為25層。越精細先進工藝節點所需光罩數越多（來源：eBeam Initiative）

“超過100層的光罩真是非常荒謬；”Fujimura表示：“我們會看到EUV量產之后將發生什么事；”EUV需要的光罩層數會低于浸潤式微影，但EUV光罩會更復雜，成本也更高昂。在此同時，調查顯示7~10納米工藝的光罩周轉時間會延長到12天，這有部份原因是數據準備(data preparation)所需時間平均達到約21小時。

此外當芯片工藝來到7納米，光罩工藝校準(mask process correction，MPC)現在已經成為慣例需求；根據調查顯示，此步驟平均需要額外的21小時：“MPC需求激增，添加這個額外步驟也會帶來額外的運作時間。”