全球微電子產業標準領導機構JEDEC固態技術協會于美國時間9月25日發布廣為業界期待的DDR4內存標準。JEDEC DDR4 (JESD79-4) 內存標準的制定旨在提高性能與可靠性的同時降低功耗。因此，相較于此前的DRAM內存技術，DDR4代表著實質性的進步。新的DDR4 標準現可通過JEDEC官方網站免費下載。具體下載鏈接為： http://www.jedec.org/standards-documents/results/jesd79-4%20ddr4.

DDR4標準提供了一系列創新性功能設計，旨在提高操作速度并支持在服務器、手提電腦、桌面電腦以及消費電子等多種產品上的廣泛應用。在其諸多優勢之外，該新標準的一個設計目標是簡化遷移過程并支持全行業統一標準的采用。

為了幫助業界理解并及早采用DDR4標準，JEDEC將于10月30 - 31日在美國加州圣克拉拉市舉辦為期兩天的DDR4技術培訓會。 培訓會的注冊與日程安排信息見：http://www.jedec.org/ddr4workshop。

DDR4每管腳傳輸速率設定為每秒1.6千兆至最高每秒3.2千兆的初始目標。鑒于DDR3標準曾經超過了當初設定的每秒1.6千兆的目標速率，可以預料的是，在未來DDR4的版本更新時更高的傳輸速率等級可能被添加。其他與計劃的速率等級緊密交織，支持設備性能與應用采納的特性包括：DQ總線上的偽漏極開路輸出接口、每個DQ每秒2，667MT及以上的降檔模式、 存儲庫群架構、 內部生成的VrefDQ 以及改進的培訓模式。

DDR4是帶兩個或4個可選存儲庫群的8n預取架構。該種設計允許DDR4存儲器設備在每個單獨的存儲庫群分別運行激活、讀取、寫入或刷新等操作。該設計還將提高總體存儲器效率與帶寬，特別是當所用存儲顆粒較小時。

此外，DDR4的設計使得堆疊存儲器件在整個技術生命周期內都可能是關鍵因素。多達8個存儲器件的堆疊可能只有一個單一的信號負載。

負責該標準制定的JEDEC JC42.3小組委員會主席喬·麥克利指出：“JEDEC DDR4標準的發布是全球存儲器件、系統、部件以及模組生產商多年不懈努力的結果。該項新標準將推動下一代系統實現更高性能，大幅度提高封裝密度與可靠性，同時降低功率消耗。”

“產業界期盼該標準的發布已經有些時日了，” JC-42委員會主席，瀾起科技執行付總裁羅丹盛指出。“已發布的標準將為DDR4標準器件的早期采用者提供必要的關鍵信息。隨后的發布將計劃包括在本次發布時尚未最后確定的內容信息。同所有JEDEC標準化活動一樣，我們非常歡迎產業界的廣泛參與。有意參加JEDEC標準化活動的公司可以訪問JEDEC網站（http://www.jedec.org）了解詳細信息，或者致電 703-907-7560獲取更多信息。

產業對DDR4的支持

“在JEDEC DDR4規范完成之后，三星將繼續提供高性能、低功耗的DRAM解決方案，以便推動最先進的下一代綠色IT系統的發展。” 三星電子存儲器產品規劃、應用與工程，器件解決方案高級付總裁Byungse So指出。 “我們將繼續同全球客戶一起努力，開發節能的經濟性IT系統，開拓主要存儲器市場，支持最先進的計算模式與解決方案。”

"DDR4標準的發布是一個偉大的里程碑，標志著下一代DRAM存儲器的推出。"美光DRAM市場營銷付總裁羅伯特·福爾樂指出。 "在性能與功耗方面的進步使得DDR4成為下一代企業與消費者產品的有吸引力的存儲解決方案。我們將期待著該技術被推向市場。"