關鍵字:晶體管
微縮化涉及兩大任務:將晶體管的尺寸做到更小,以減少成本/功能并改善性能與功耗。從以往的歷史來看,人們在每一個新的技術節點上都能同時達到密度與性能目標。在工藝向32nm節點技術發展的過程中,在每一代技術中人們都成功而精確地同時實現了集成電路面積的微縮與晶體管密度的翻倍的目標。然而,人們仍然經常需要在性能、功耗以及密度/面積這些因素之間進行權衡。工程師們也在開發彌合代際差別的解決方案方面表現出驚人的創造性。
目前,人們在克服這些技術極限方面已經取得了一些突破性進展。在材料方面,其中一項重大改進是 High-K 材料的引入為柵極絕緣層微縮化所帶來的改善。應變的引入能提升載流子的遷移率,抵消柵氧化層和柵長度減少所導致的有限增益。在功率方面,供電電壓降低的速度遠遠落后于微縮化理論所需的規劃值。因此,多核處理器、多閾值電壓(multi-Vt)、復雜的功耗管理策略便應運而生。如今,光刻技術正日益成為突破技術限制的羈絆。超紫外線技術(EUV)和在28nm及以下工藝中采用193nm波長的技術被推延,催生了浸沒式光刻以及多重光刻技術,即人們所熟知的雙重圖形曝光技術(double patterning)。可以預見的是,在14nm節點上,三重曝光技術的采用將在所難免。
正是人們的不斷地創新才讓各種產品遵循著摩爾定律而不斷向前發展。微縮化技術的發展史就是一部創新的歷史,絕不是簡單地重復。最近在22nm納米技術上取得重大突破技術則是英特爾的3D器件架構。這充分表明全耗盡晶體管能夠通過在相同面積上集成更多晶體管,從而改善集成電路性能和/或降低功耗,是一種卓越的解決方案。
全耗盡晶體管與傳統的晶體管在結構上的區別在于,前者的溝道并不由其摻雜程度(doping level)定義,而是由其物理尺寸(physical dimensions)定義,邊界由氧化物材料構成。這種結構在設計上的獨特性改善了溝道的柵控制,提高了性能并縮短了柵的長度。此外,由于溝道定義不再受限于溝道的摻雜程度,全耗盡技術提供了另外一種選擇,既采用未摻雜溝道。這樣就能降低變異性,并提升載流子的遷移率。在當前的電子科技條件下,溝道摻雜是導致變異性的主要源頭,而提高載流子的遷移率將提高驅動電流,并提高工作頻率。